1. 毕业设计（论文）主要内容：

本课题所研究的内容是高速串行总线的控制与应用的问题，该平台中包含fpga、dsp和powerpc三种处理器，并含有serial rapidio、rocketio和pcie三种高速串行总线。

在fpga方面，针对serial rapidio ip核，修改其复杂的用户接口，建立了一套适合本系统中所有fpga都适用的简化的用户接口，根据要求，设计一套以fpga为架构的信号预处理模块中数据传输的具体方案，分析高速串行总线在不同情况下的具体应用，使节点之间以12.5gb/s的速率进行数据传输。

并讨论fpga在实际应用中的几种优化措施，并在这几种优化方案的基础上得到稳定的结果。

2. 毕业设计（论文）主要任务及要求

1. 查阅相关中英文资料，并选择一篇英文文献进行翻译（要求是近5年内的文献）。通过阅读文献了解fpga高速通信总线系统的工作原理；

2. 运用所学知识，给出总体设计方案；

3. 完成翻译两万字符的英文资料；

3. 毕业设计（论文）完成任务的计划与安排

第三至第四周：撰写开题报告，翻译英文资料；

第五至第六周：掌握qutarsii及verilog的使用方法；

第七至第八周：深入学习fpga构建通信系统的基本方法；

4. 主要参考文献

【1】王为奎，张孝虎，杨士亮，等.基于高速串行总线的数据Ｉ／Ｏ 通道硬件设计[j]. 计算机测量与控制，2011，19（2）：3092-3095

【2】张新兵. 高速串行总线解码与触发模块的设计与实现[d]. 东南大学硕士学位论文，2016

【3】张海军. 高速串行总线的控制与应用[d]. 西安电子科技大学硕士学位论文，2015