随着数字化技术的快速、深入发展，人们对数字化电子产品所产生的图像、图形以及声音等质量的要求越来越高。在声音的拾取过程中以及通过音响设备的传送过程中，由于设备或部件的原因，其幅度对频率的响应往往不一致，这样就达不到原来的听觉效果，音频均衡器是音响设备中常用的一种音效处理技术，目的是对某一频段内的信号进行增强或衰减，以改善音响设备输出的频响特性，提高听觉效果。

EQ是Equalizer的缩写，中国大陆地区称呼为均衡器，港台地区称呼为等化器。它的作用就是调整各频段信号的增益值。普通百姓最初接触均衡器是在80年代的高级录放机上，当年的高档录放机都带有N段均衡调节，那个调节器就是均衡器。这个均衡器是基于模拟信号的，后来在PC上逐渐发展出了数字均衡器。对于大部分电脑用户，他们接触得最多的数字均衡器来自播放软件。

运用数字滤波器组成的均衡器称为数字均衡器，数字均衡器即可作成图示EQ，有可做成参量EQ，还可以做成两者兼有的EQ，它不仅各项性能指标优异，操作方便，而且还可同时储存多种用途的频响均衡特性，供不同节目要求选用，可多至储存99种频响特性曲线。SONY的SRP-E300是一款多功能2通道的数字均衡器具有10段参量均衡和29段图示均衡，可同时或独立工作，带有限制器和噪声门功能，高精度的48kHz取样，20比特线性模数/数模转换；带有模拟和数字输入/输出；RS-232C C接口，可用于外部遥控，它的出现会逐步淘汰普通的模拟均衡器，是一款专业音频扩声领域具有极高性价比的产品。图示均衡器亦称图表均衡器，通过面板上推拉键的分布，可直观地反映出所调出的均衡补偿曲线，各个频率的提升和衰减情况一目了然，它采用恒定Q值技术，每个频点设有一个推拉电位器，无论提升或衰减某频率，滤波器的频带宽始终不变。常用的专业图示均衡器则是将20Hz~20kHz的信号分成10段、15段、27段、31段来进行调节。这样人们根据不同的要求分别选择不同段数的频率均衡器。一般来说10段均衡器的频率点以倍频程间隔分布，使用在一般场合下，15段均衡器是2/3倍频程均衡器，使用在专业扩声上，31段均衡器是1/3倍频程均衡器，多数有在比较重要的需要精细补偿的场合下，图示均衡器结构简单，直观明了，故在专业音响中应用非常广泛。

2. 研究的基本内容与方案

本设计要求用单片机及FPGA设计一个常规的图示化十段音频均衡器。设计的FIR音频均衡滤波器采用多相滤波器结构，用时间换取空间，节省FPGA内部资源，以达到在固定内部资源下的最大阶数。实现结构框图如图1所示。

图1 数字滤波器实现结构框图

输入序列以及滤波系数分别存储在缓存阵列中，在时钟同步下由控制模块通过生成相应的读写地址以及使能信号，使其按照一定次序输出到乘累加模块进行运算，并输出最终结果。系数可通过外部输入重载，以实现不同的均衡特性。EPIC3系列FPGA共有13个M4K块，每个为256×18位，取数据和系数的位宽为16位。为了充分利用有效资源，并考虑处理速度及音频信号速率要求，取每个缓存子模块的存储深度为256，即将乘累加模块复用256次，每256个系统时钟周期运算一个采样点数据，输出一个滤波结果。每个缓存子模块占用一个M4K块，连续4个子模块串联，就可实现256×4=1024阶的要求，再考虑系数占用的空间，总共消耗8个M4K块。这也是在有限资源下能实现的最高阶数。

输入序列缓冲模块采用双口RAM模块实现，将4个级联使用。4个子块使用相同的读写地址及使能信号，采样数据从第一个子块输入，第一个子块的数据输出端与下一级子块的输入端直接相连，依次类推。每个缓存子块的数据y1～y4都输出给乘累加模块进行运算。该模块的关键是读写地址的控制，写地址waddr必须滞后读地址raddr一个时钟周期，这样子块当前输出数据会在下个时钟写入下一个子块的相应单元。256个周期后，子块的数据整体移到下一个子块。滤波器系数存储模块和输入序列缓存模块相对应，采用双口RAM模块实现，共有4个256深度的双口RAM模块。4个子块使用相同的输入数据线，通过系数写地址的译码，生成各子块的写使能wen1～wen4和写地址h_addr，控制输入的系数按照顺序依次存入到RAM中。系数的读地址h_addr由控制模块生成，4个子块共用一个读地址，输出与数据相对应的系数h1～h4到乘累加模块，进行乘累加运算。

[1] 张磊. 数字效果器的研究与实现[D].大连理工学硕士学位论文，2010.12.

[2] 徐敬忠. 数字混响音效系统的设计与实现[D].华中科技大学，硕士学位论文，2007.2. .