高速串行通信系统均衡器的仿真设计文献综述
2020-04-14 05:04
1. 目的及意义
现今人们对数据传输速率的要求日益增加已经成为不争的事实。而由于传统的并行数据传输存在着串扰、偏差及抖动的问题，而且并行传输需要准确的同步时钟信号或握手信号，当数据速率提高时，意味着时钟速率也会提高，就可能引起数据传送的时序和时钟难以合拍，从而造成数据信号接收错误，并且时钟速率的提高也会引起信号线间的干扰以及时钟偏斜，从而导致传输错误，因而并行传输很难实现高速传输[1]。另外，并行传输方式需要占用很多的传输媒介，这使得并行传输的板级布线非常为复杂，同时也大大提高了单板的生产制造成本[2]。
与并行传输方式相比较，高速串行通信最少仅需占用2根数据线便能完成数据的传输，极大地节约了传输媒介，降低了系统互联的复杂性，有利于单板制造成本的降低。同时，串行数据传输是可以是异步传输，无需像并行数据传输那样需要传输非常严格的时钟同步信号，因此能以非常高的速率在信道中传输[1]。另外，串行数据传输还较并行数据传输拥有更低的功耗[3]。正因为串行传输有如此之多的有点，现在其已经成为主流的数据传输方式，在片上dice间通信[4]、单板芯片间高速互连通信[4]、有线通信、背板通信以及高速接口领域得到了广泛应用。
然而对于高速串行传输，由于信道非理想特性引起的码间干扰是影响数据速率提高的关键因素。而利用均衡技术能够补偿由于信道非理想而带来的传输信号失真，这使得均衡技术成为高速串行数据传输系统中关键部分。因此，均衡技术的研究具有重要的应用价值。
2. 国内外研究现状分析
由于串行传输技术的应用越来越广泛，数据速率越来越高，对其技术的研究也引起了学术界和工业界的广泛关注。
意大利帕维亚大学在2018年基于28nm CMOS工艺设计了一种用于背板通信的25Gb/s的2进制码均衡器[5]。韩国科学技术院在2018年基于40nm CMOS工艺设计了一款用于FPWM均衡的20Gb/s速率均衡器[6]。2018年Rambus公司使用14nm FinFET工艺设计了一种4通道、每通道1.25~28.05Gb/s收发速率的2进制码串行收发机[7]。中国电子科技集团有限公司在2018年对传输速率达100Gb/s的双二进制码传输系统的均衡进行了信道实测和仿真研究[8]。2019年NVIDIA公司基于16-nmFinFET工艺设计出了一种用于芯片封装内部dice间互联或极近封装间互联的25Gb/s的2进制单端串行链路均衡器[4]。德克萨斯Aamp;M大学在2018年基于65nm CMOS工艺设计了56Gb/s的用于PAM4接收机的均衡器[9]。Intel公司在2018年对传输速率超过112Gb/s的PAM4系统均衡理论及方案进行了研究[10]。
{title}2. 研究的基本内容与方案
{title}1. 设计的基本内容
基带传输信道非理想特性的分析；信道均衡原理的描述；针对实际信道进行建模；均衡器传递函数设计；依据均衡器传递函数设计出与其对应的基本运算单元的实现方法；使用分立元件实现基本运算单元；对所设计出的均衡器进行仿真验证。
