基于FPGA的QPSK系统实现

S.O. Popescu，A.S.Gontean and D.Ianchis，应用电子系，电子和电信学院，蒂米什瓦拉政治大学，罗马尼亚。

摘要

本文介绍了一种QPSK数字通信系统的设计及其FPGA实现，提出了系统的仿真在Matlab/Simulink环境及系统生成器下，一个用于FPGA设计的工具。该系统由两个Spartan 3E初学者工具包组成，首先是实现相称调制器和第二个调制器作为解调器。VHDL硬件描述语言用来设计每个模块。主板上的本地时钟振荡器在50MHZ运作，并且使用31250kHZ的载波。运行结果与理论部分进行比较，最后也进行测量评价。

Ⅰ.说明

因为这个成果的发现，通信领域在过去的几年中在模拟信号向数字信号的转变方面上发生了重大的转变，在数字通信系统中使用先进的算法使它比一个模拟方式更加可靠。

关于数字通信系统的实现的研究来自于公式[1]-[7]。

用于生成QPSK(正交相移键控)调制和解调的硬件和软件资源是Xilinx WebPack ISE，两个Spartan 3E主板的初学者工具包和一个高性能的数字存储示波器LeCroy Xs系列示波器。

本文的目的是创建一个由Spartan 3E主板上的一个调制器，一条信道和一个解调器构成的QPSK(二进制相移键控)系统。在第一个Spartan 3E主板上得到了调制信号，通过一个信道传输到第二个主板，即解调器上，然后在解调器的输出端使调制信号再次被发现。

这篇文章由6个章节组成，文章由章节1的说明开始，章节2介绍了关于数字通信系统QPSK调制解调的理论背景，章节3介绍了QPSK系统在Matlab/Simulink系统中的实现，章节4是致力于系统的执行情况：调制器和解调器在Spartan 3E主板的初学者工具包，结果在章节5中讨论，在最后的章节6提出结论。

Ⅱ.理论背景

A.数字通信系统

在图1中提出了一种典型的数字通信系统，数字通信系统的作用是在两个节点之间传输数字数据:发射机和接收机。数字通信系统是由数字和模拟两部分组成的，数字部分由数字源/用户，信源编码器/译码器，信道编码器/译码器以及数字调制器/解调器组成。发射机，接收机和信道模型以及噪声模型组成了模拟部分[1]。

图2.1 一个数字通信系统[8]

待发送的信息是来自于一个数字信源，得到的二进制信息在信道编码器的输出传递给一个数字调制器，这样做的主要目的是将离散的符号转化为一个模拟波形，使其可以在信道[9][10]中传输。在接收端，则会发生相反的信号处理。信道代表一个物理媒介，在发射机和接收机之间传递一个信号。任何信号通过信道都会含有噪声不论传输媒介是什么。

数字发射机和接收机之间的数据传输通过改变正弦载波的物理特性，比如频率或相位或幅值。执行此操作的调制器在发射端对载体的物理变化和在接收端检测结果调制解调器。

B.QPSK调制解调器[2][8]。

QPSK调制器信号在（1）中定义，f_c 是载波频率并且0le;tle;T[8][9]:

(t)=Acos[2pi;t ], i=1,2,3,4 (2.1)

信号的初始相位为，，，。

方程（1）同样可以表示为[8][9]:

(t)=(t)(t) (t)(t) (2.2)

(t)=cos2pi;t,0le;tle;T (2.3)

(t)=2pi;t,0le;tle;T (2.4)

=cos (2.5)

= (2.6)

其中E=是符号能量。

在QPSK中，2位二进制位组合在一起形成信号，所以会有4种可能的情况：00，01，10和11在传输。此外，奇数位映射到甚至到[2]。

在整个QPSK信号中方程（2）可以写成：

S(t)=I(t)cos2pi;t-Q(t)sin2pi;t (2.7)

脉冲序列由奇数位和偶数位确定[9]。

因为每一位占据的时间为秒，所以双位信号相应的持续时间为=[9]。

图2中所示的QPSK调制器基于（7），二进制序列由串并联分离转换到奇数位序列到I信道以及偶数位序列到Q信道。相应的波形图如图3所示。

图2 QPSK调制器[9]

图3 QPSK波形

图4 QPSK解调器

在解调器中，进行反向操作。I信道和Q信道被解调分离成两个不同的BPSK信号。I信道解调成余弦波波形，Q信道解调成正弦波波形。一个串并联变频器用来将两个序列合并成一个信号以用来表示调制信号波形。

Ⅲ.QPSK系统

A.QPSK系统的Simulikn实现

图5是一个通信系统使用BPSK调制技术在Matlab/Simulink环境下的实现。这个系统是由二项数字源，一个调制器，一条信道以及一个解调器组成的。在[10]中，一个QPSK调制器在Simulink环境下和系统生成器下实现。我们使用调制器的实现[10]用来创建系统。

调制器[10]：二进制数据源是由一串随机数字源组成的，它和一个取整函数共同作用产生调制信号。二进制序列在抽样保持电路的帮助下被分离成一个奇数位序列I和一个偶数位序列。I信道的波形与由余弦块生成的余弦波调制，Q信道的信号与正弦波调制。开关模块将会根据第二个输入的值在第一个以及第三个输出之间做出选择。在信道I的情况下，如果第二个输入是“1”，输出的值将会是余弦波，如果第二个输入的值是“0”，那么输出将会是正弦波。而加法模块将会把两路调制信号组合到QPSK信号中去。

图5 QPSK系统

在调制器中相对应的信号波形可以在图6中看到。

图6 调制器中的波形[10]

然后调制后的信号会通过一个添加了噪声（如图7所示）的信道。添加了噪声的调制后信号的波形如图8所示。

图7 带限加噪信道

图8 范围显示的波形

加有噪声的调制信号到达解调器（图9）的时候，会被分到2个信道中去。第一条信道是与余弦波形调制，同样的，第二条信道在理论上也是与正弦波形调制。在输出端口，我们会发现I信道和Q信道被放在一起来获得原始的二进制序列（图10）。

图9 QPSK解调器

图10 解调器中的波形

B.系统编辑器中的QPSK系统

在系统生成器的设计中包含所有的实现步骤：合成，为了生成一个FPGA编程文件的场所和路线。使用系统生成器的主要优点是使得管理Xilinx公司的组件变得可能。

我们使用系统生成器实施的QPSK系统使用与在[10]中相同的调制器，数据源以及信道和解调器。

调制信号是由一个LFSR(线性反馈移位寄存器)内部产生的。时分复用器模块将调制信号分解成奇数位序列I以及偶数位序列Q，这一系列操作发生在FPGA（图11）内部.然后，I信道与余弦波相调制，Q信道与正弦波相调制。多路复用模块实现了信号的多路复用。它有3个输入：d0和d1的多路复用输入代表I信道的余弦波和反向余弦波，Q信道的正弦波和反向正弦波。在d0和d1中间的输入选择取决于mux1的奇数位序列和mux的偶数位序列。已调信号被添加2条输出，然后通过使用在Simulink下同一信道噪声仿真并达到解调器（图13）的输入端。

在解调器中，带有噪声的调制信号相乘一次是使用正弦波，第二次是使用余弦波。这个正弦波和余弦波波形在Simulink的正弦波模块和余弦波模块下得到恢复。

图11 调制器中的波形

图12 波形

图13 系统生成器中的QPSK解调器

两路信号在两个累加器中获得并保持，然后与一个阈值进行比较。如果被比较的信号是正的，那么解调器将决定“1”是传输，否则“0”获得解调后的I信道和Q信道（图14）.这个多路复用器是将I信道和Q信道放在一起来获得解调后的信号，也就是初始的调制信号（图15）。

图14 波形

图15 波形

Ⅳ.在Spartan 3E主板上的BPSK系统

我们在Spartan 3E初学者开发主板上实现的BPSK系统，已经作为一种模式，在一个只读存储器中与系统生成器的差别只有正弦信号与余弦信号是在内部生成的。

BPSK系统由两个Spartan 3E主板组成，第一个主板的行为是用来充当一个调制器，而第二个主板则是作为解调器。这两块主板之间的联系是三条线：绿线作为通信信道，红线代表着两块主板之间的同步，而黑色的则作为异步复位信号。

图16 QPSK系统实验设置

调制信号是在内部生成的，在调制器中，线性反馈移位寄存器被分成两个序列：奇数序列或者说I信道以及偶数序列或者说Q信道，I信道与余弦波调制，Q信道与正弦波调制。正弦波与余弦波都是在内部生成的，并且是由16个保存在只读存储器[13]中的不同的值组成的。余弦是通过读取取得的4个样本的值后通过正弦得到的。通过添加两路调制后的信号，QPSK调制信号就得出来了。然后调制后的信号被送到主板上的DAC(数字-模拟转换器)用来通过信道发送。基于FPGA的QPSK调制器实现的原理在图17中展示。

图17 基于FPGA的QPSK调制器原理

受噪声影响的调制信号到达作为解调器的第二块主板时，信号转换成一个数字形式的PMOD帮助下的AD1。这个数字信号之后会与两个信号相乘，这两个信号是在只读存储器内部生成的正弦波和余弦波信号。结果被保存在一个蓄能器并且与阈值选择器比较，解调后的I信道和Q信道在被解调信号末端被得到。基于FPGA的QPSK解调器原理的说明在图18中。

图18 基于FPGA的QPSK解调器原理

Ⅴ.结果

在实现了由两个Spartan 3E初学者套件主板上的调制器和解调器组成的QPSK系统后，信号可以在力科XS系列示波器，一种高性能的数字示波器上观察到。

图19展示了调制器的两个信号：LFSR和QPSK调制信号。在图20中，展示了调制信号和解调后的信号。

图19 波形

图20 波形

图21和图22说明了调制器和解调器主板的设计概要。

图21 QPSK调制器设计概要

图22 QPSK解调器设计概要

图23和图24显示了在两片Spartan 3E主板上实现的QPSK调制器和解调器的布置及路线。

图23 QPSK调制器路径图

图24 QPSK解调器路径图

Ⅵ.结论

本文介绍了QPSK的实现系统（调制器和解调器），在Matlab/Simulink环境下的仿真以及提出关于QPSK系统生成器的相应建议。

在LFSR内部生成的二项序列被分成了两个序列：奇数位序列（I信道）和偶数位序列（Q信道）。奇数位序列是与余弦波形调制，偶数位序列式与正弦波调制，得到的波形在主板以外。QPSK调制信号是通过两路调制信道叠加得来的。然后QPSK调制信号在Simulink下通过相同的添加了噪声信道。在解调器中，带有噪声的调制信号通过两次相乘，一次是与正弦波，第二次则是与余弦波相乘，两个信号在累加器中保持并于阈值选择器相比较。如果待比较的信号大于阈值，解调器将输出结果“1”，否则解调器输出结果“0”，从而得到解调后的I信道和Q信道。多路复用器是把I信道和Q信道一起得到解调后的信号，即是初始待调制的信号。

实施同样的原理来实现调制器和解调器在两块主板上，与所产生的正弦和余弦信号差分。正弦信号是由16个保存在只读存储器的不同的值组成的，预先信号是读取4个只读存储器中的样本获得的。奇数位序列与余弦信号调制，偶数位序列与正弦信号调制。将两路信号相加在一起得到QPSK信号。然后将已调制的信号送到主板上的DAC模块用来通过信道。受噪声影响的已调制信号到达解调器，信号在AD模块的作用下转换成数字信号。在只读存储器内部生成的余弦信号和正弦信号来自第二块主板，结果在累加器中保存并且与阈值选择器比较，解调后的I信道和Q信道获得末端的解调信号。

数学模型的设计与仿真——数字信号处理器和基于数字通信的方法

Miss.Shruti R.Tambakhe*,Prof.Ajay P.Thakare**

Ⅰ.说明

本文提供了通过在Simulink和Xilinx软件的HDL语言平台下一种新的方法应对基于复杂设计与数学建模。硬件描述语言HDL在最近几年已经取得了很大的发展，基于HDL硬件描述语言的HDLs和自动化工具为开发者提供了新的能力，但是，现在他们似乎对此感到并不满足。现在我们正在寻找应对处理模型和更高等级的抽象描述的工具，以此来将整个系统描述在一片没有初始以及人工分解成硬件和软件的芯片上。系统级的设计语言，共同开发和共同仿真在这几年变得非常知名，系统的复杂性对模型有着强

剩余内容已隐藏，支付完成后下载完整资料

---

资料编号：[153408]，资料为PDF文档或Word文档，PDF文档可免费转换为Word