基于FPGA的DDS信号发生器设计开题报告

 2020-02-18 07:02

1. 研究目的与意义(文献综述)

电子信息技术发展日新月异,新技术、新方法不断涌现,各项技术指标也在不断突破。信号源技术是电子信息技术的重要分支。随着新技术的应用,和重难点技术的突破,电子信息技术得到了更加广泛的应用,如通信、军工、宇航、医疗、农业等等,尤其在通信领域应用最为广泛,我国通信技术正在高速发展。我国5g通信建设走在了世界前沿,华为等通信设备制造商,攻克难关,制造出了领先世界的5g通信设备,工信部大力推进5g部署,国内三大运营商也已经基本完成5g通信基础设施建设,将在2020年实现5g商用。在通信领域中,信号源扮演着极其重要的角色。dds的典型应用包括现代通信系统(包括调频和扩频系统),混频器,调制器和测量仪器[1]

通信技术的进一步发展,对信号源的各项指标提出了新的要求。在卫星通信中,对信号的相噪和杂散要求较高[2]。传统信号发生器,采用晶体震荡的方式产生各种频率,可输出频率高,信号杂散较小,但是输出频率较为单一,调频、调相不方便,限制了它在某些场合的应用。dds(direct digital synthesizer)即直接数字合成器,具有频率切换时间短、频率分辨率高、较宽的输出频带等特点[3]。dds可方便的进行调幅、调频、调相,弥补了传统滤波器的不足,dds输出频率与工作时钟相关,伴随着高速电子器件的发展,如:高速fpga(现场可编程逻辑器件)、高速dac等,电子电路的工作时钟飞跃性提升,使得dds信号发生器输出更高频率的信号成为可能。

在某些特定的应用场合中,对信号的纯度有较高的要求。然而,dds信号发生器由于其结构特点,导致其合成的信号存在较多的杂散,影响了信号的频谱纯度。dds技术合成信号的杂散主要来源于相位截断误差、幅度量化误差和dac非线性特征[4]。这在一定程度上限值了dds的应用。如何减小dds信号的杂散,提高频谱纯度,提高输出频率是目前研究的热点问题。

针对相位截断带来引入杂散的问题,国外较早的提出了相应的改进方法,相位抖动注入法可以有效的分散杂散信号的功率谱,在经过滤波可去除大量的杂散,从而有效的抑制相位截断带来的杂散。国外高速器件发展迅速,altera公司、xilinx公司研制的fpga/cpdl芯片的工作时钟频率越来越高,内部存储资源越来越丰富,芯片集成度越来越高;ti(德州仪器)公司、adi(亚德诺半导体)公司生产的d/a芯片精度越来越大,转换速率越来越快。使得dds可实现更高的输出率,频率转换时间也越来越小,频带宽度提升明显,信号频谱质量也越来越好。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

2. 研究的基本内容与方案

(1)基本内容:

频率合成技术分为三代,第一代为直接频率合成,第二代为间接频率合成,第三代为直接数字频率合成[5]。直接数字频率合成(dds)是一种全数字技术的频率合成方法,从相位角度出发合成波形。本次毕业设计将选用的核心硬件平台为fpga(现场可编程逻辑器件),采用硬件描述语言verilog,搭建出高速接口电路,控制高速dac输出模拟波形,最后通过低通滤波处理完成最后的信号输出。

相位截断误差、幅度量化误差、dac的非线性特征会导致dds输出的信号出现杂散[5]。由于dds采用全数字化技术,相位是离散的,幅度也是离散的,这就是出现杂散的根源;其中,相位截断误差引入的杂散是最明显的。本次设计将实现dds的功能,及研究杂散的来源和减小杂散的措施。

(2)目标:

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

3. 研究计划与安排

①1-3周:广泛查阅资料,撰写毕业设计开题报告。

②4-6周:理论研究,掌握dds的设计理念,解决dds的重难点问题,制定具体设计方案。

③7-10周:学习verilog hdl语言,编写verilog hdl程序,完成设计,进行调式。

④11-14周:撰写毕业论文。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

4. 参考文献(12篇以上)

[1] Mariangela Genovese;Ettore Napoli;Davide De Caro;Nicola Petra;Antonio G.M. Strollo. Analysis and comparison of Direct Digital Frequency Synthesizers implemented on FPGA[J]. Integration, 2014,Vol.47(2):261-271.
[2] 蒋佳男,马忠松.现代卫星通信系统频率合成技术综述[J].自动化与仪器仪表,2019(1):5-7.
[3] 胡安灿.基于 FPGA 的 DDS 设计与实现[D].上海师范大学,2014.
[4] 祝敏,高志辉.DDS 信号的杂散及抑制分析[J].电子工程师,2008,34(9):17-19.
[5] 吴坤论.低杂散 DDS 的 FPGA 设计研究[D].电子科技大学,2018.
[6] 高望.直接数字频率合成技术及其杂散分析[D].南京理工大学,2002.
[7] 刘元昆.一种低相噪声频率源的研究与设计[D].电子科技大学,2018.
[8] Xuan Guo;Danyu Wu;Lei Zhou; Huasen Liu;Jin Wu;Xinyu Liu. High speed high resolution direct digital frequency synthesizer with non-linear DAC coarse quantization and ROM-based piecewise linear interpolation[J]. Analog Integrated Circuits and Signal Processing, 2017,Vol.90(1):263-272.
[9] 任玲芝,李岩岩,刘丽.基于单片机和FPGA 的直接频率数字合成器设计[J].电子世界, 2013(20):132-133.
[10] 任东东.基于 FPGA 的 DDS 设计与实现[J].电脑知识与技术,2012,08(12):2764-2767.
[11] 胡力坚.基于 DDS 的任意波形发生器设计与实现[D].西安电子科技大学,2009.
[12] 唐杰,赵燕平,毛玉周,何钟鑫,李吉龙.DDS 相位舍位与幅度量化误差的关系[J]. 核电子学与探测技术,2014,34(3):322-326.
[13] 张献中, 张涛. 频率合成技术的发展及其应用[J]. 电子设计工程,2014,22(3):142-145.
[14] 徐琪,段哲民.泰勒级数的 DDS 设计与实现[J].计算机工程与应用,2014,50(5):208-211.
[15] Zhou J.Spurious Reduction Techniques for DDS-Based Synthesizers[J].Ieice Transactions on Electronics,2009,92-C(2):252-257.
[16] V.F. Kroupa;V. Cizek;J. Stursa;H. Svandova.Spurious signals in direct digital frequency synthesizers due to the phase truncation[J].IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control,
2000,Vol.47(5):1166-1172.
[17] Paul P.Sotiriadis.Spurs-Free Single-Bit-Output All-Digital Frequency Synthesizers With Forward and Feedback Spurs and Noise Cancellation[J].IEEE Transactions on Circuits and Systems I: Regular Papers,2016,vol.63(5):567-576.

剩余内容已隐藏,您需要先支付 5元 才能查看该篇文章全部内容!立即支付

该课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。